A.基礎底面
B.室外地面
C.室內地面
D.天然地面
第2題
A.00100000
B.11011111
C.11110111
D.00000100
第3題
某組合邏輯電路如圖所示,其中A、B、C為輸入信號,L為輸出信號。現利用一個3線-8線譯碼器和若干組合電路,實現該圖所示電路邏輯功能。假設3線-8線譯碼器的3個輸入信號從高到低分別接在A、B和C,譯碼器的8個輸出信號低電平有效,從高到低排列為Y7,Y6, …, Y0。如果L由Y7,Y6, …, Y0中的若干信號進行與運算得到,那么L的表達式用Verilog HDL語言可描述為(多選,每個橫線對應一個選項): assign L= ___ & ___ ;
A、Y0
B、Y3
C、Y5
D、Y7
為了保護您的賬號安全,請在“上學吧”公眾號進行驗證,點擊“官網服務”-“賬號驗證”后輸入驗證碼“”完成驗證,驗證成功后方可繼續查看答案!