設計一個組合邏輯電路，已知輸入X為一個四位二進制數，當X≤8時，輸出Y=X；當X＞8時，輸出Y=X+1。試列出真值表，畫出邏輯電路圖?？晒┻x用的元件有：與非門、反相器、中規模四位二進制比較器及加法器(邏輯符號見圖3.2.111)。

   

試用輸出低電平有效的3線-8線譯碼器和邏輯門設計一組合電路。該電路輸入X，輸出F均為3位二進制數。二者之間關系如下：

  2≤X≤5時，F=X+2

  X＜2時，F=1

  X＞5時，F=0

試用輸出低電平有效的3線-8線譯碼器和邏輯門設計一組合電路。該電路輸入X，輸出F均為3位二進制數。二者之間關系如下：

  2≤X≤5時，F=X+2

  X＜2時，F=1

  X＞5時，F=0

若輸入為3位二進制數X=x₂x₁x₀，分別用邏輯門和VHDL語言設計一個輸出Y=X²的組合電路。

某多功能組合電路框圖如圖4.2.8所示，X₂X₁為兩位二進制數輸入端，G₂G₁為控制輸入端，F₂F₁為輸出端。

    當G₂G₁=00時，對X₂X₁做加1運算；

  當G2G₁=01時，對X₂X₁做減l運算；

  當G₂G₁=10時，對X₂X₁做加0運算；

  當G₂G₁=11時，為禁止狀態。

  試用一片雙4選1數據選擇器74LS153和最少的邏輯門實現該電路。

某多功能組合電路框圖如圖4．2．8所示，X2X1為兩位二進制數輸入端，G2G1為控制輸入端，F2F1為輸出端。 當G2G1=00時，對X2X1做加1運算； 當G2G1=01時，對X2X1做減l運算； 當G2G1=10時，對X2X1做加0運算； 當G2G1=11時，為禁止狀態。 試用一片雙4選1數據選擇器74LSl53和最少的邏輯門實現該電路。

設計一個組合邏輯電路計算,為二位二進制數,為最高位，為四位二進制數，為最高位，則下列選項正確的是

A、

B、

C、

D、

E、

F、

設計一個組合邏輯電路，其輸入是兩個2位的二進制數，輸出是此兩個數的乘積。